A chaque transition du générateur de 0 à 1, la sortie du AND à détection de fronts est à l'état vrai (true) durant un cycle.