Cuando la salida del generador cambia de 0 a 1, la salida del bloque AND FL es verdadera (true) durante un ciclo.
